목차: [.PDF 69KB]편집사: [.PDF 52KB]연구논문
|
최근 다양한 응용프로그램을 위한 임베디드 프로세서가 많이 개발 되고 있다. 또한 반도체 기술의 발달과 새로운 응용프로그램들에서의 요구로 인해서 하나의 칩에서 수행되어야 하는 작업들이 더욱 많아지고 있다. 전통적으로 DSP와 ASIP은 코드의 성능을 높이기 위하여 손으로 assembly 작성을 많이 해왔다. 그러나 응용프로그램들의 복잡성과 time-to-market 제약조건 때문에 임베디드 시스템 개발자들은 High Level Language와 컴파일러를 이용하여 코드를 생성함으로써 직접 손으로 assembly 코드를 만드는 과정에서 오는 부담을 줄이기를 원하고 있다.
한 편 Multimedia Processing을 위한 Reconfigurable Processor ERP는 DP-SIMD(Dynamic-Partitioned Single Insturction Multiple Data)를 사용한다. DP-SIMD기법은 Reconfigurable Processor의 Processing Unit들이 동시에 네 가지의 Instruction 중 하나를 선택하여 수행할 수 있게 함으로써 SIMD(Single Instruction Multiple Data)에 비해 Operation Efficiency를 높임으로서 H.264의 성능을 향상시켰다.
하지만 DP-SIMD를 활용하기 위한 assembly 코딩 작업은 많은 노력과 시간을 필요로 하기 때문에 컴파일러의 필요성이 증대되었다. 이에 대해 본 논문은 ERP를 위한 컴파일러를 개발설계하고, H.264의 de-blocking filter(DF), intra prediction(IP)를 실험하였다. 실험결과 기존 SIMD Compiler에 비해 DF의 경우 1.48배, IP의 경우 1.83배 성능이 향상되었음을 알 수 있었다.